2．1数字锁相环石英晶振的频率调整功能是靠数字锁相环(DPLL)实现的，同模拟锁相环类似，它属于闭环的控制系统，由鉴相器(PD)、环路滤波器(LPF)、D／A转换器、压控
恒温晶振(OCXO)组成。系统启动后，在FPGA内部，数字鉴相器模块首先以GPS接收机输出的10kHz时钟信号作为基准源，对恒温晶振整形并经过分频后的10kHz信号进行快速鉴相，用恒温晶振倍频后的300MHz时钟对相位差进行量化，得到具体的超前或滞后数据，进而传递给环路滤波器模块，设置抖动门限参数，若相位超前或滞后量达到门限值，则迅速通过D／A转换器，对晶振的压控端电压进行相应调节。此方法可令晶振频率快速接近10MHz，但是恒温晶振频率的改变需有一定的响应时间，快速调整压控端的电压会产生过调现象，频率稳定度不佳。ocxo晶振引言：对时钟同步的保持模式如何达到一个更高的性价比是通信设备厂商遇到的一个普遍难题，为了能更清楚地解释这些问题，笔者撰文分析了各种不同等级的晶振产品对时钟保持模式的影响ocxo晶振
⒋时钟发生器的工作原理：时钟我们可以把他定义为各个部件的总线频率速度，他起着分配给各个部件的频率使他们能够正常工作。当晶振通电后发出的频率送入时钟IC芯片，它的各脚会传出相对应的频率通个时钟IC芯片旁边的电阻（时钟IC芯片旁边左右两边一排的小电阻基本为220=22欧，330=33欧）。而内存，与AGP这些高速的时钟是由北桥内部提供给它的，（注有些主板AGP时钟不是由北桥提供的）将频率信号分配到主板各个部件，如（PCI33M，CPU100M133M200MI/O48M和14M，南桥33M&14M北桥100M7&133M&200M。TD-SCDMA系统时钟指标TD-SCDMA基站的时间同步需求描述见技术规范3GPPTR25.836,要求提供NodeB的物理层（码、帧、时隙）同步，保证所有NodeB同时发送同时接收，相位精度为R6电阻需要满足一定的功率耗散要求，估算为0.5x0.5x1.2=0.3W，考虑到长期高温工作及功率预留，功耗应当至少在1W以上。如图所示是由A1的三个门、四个电阻、调谐电容和一块晶体所构成简单的晶体振荡器电路。晶体振荡电路在图中，其中A1和晶体谐振子SJT及电容组成4069kHz的方波信号。将开关置1点，送至A2，经A2的二分频后，获得2048kHz振荡信号；将开关置于3点，送至A3，经A3的二分频后，获得128kHz振荡信号。调谐电容C1和C2，可使频率准确的调谐在中心频率上。由晶体SJT连接在A1的输入和输出端之间，用以提供反馈回路，在晶体的基频上
ocxo晶振
温补晶振，由于晶体振荡器的震荡制频率会随着温度的变化而变化谐振振荡器包括石英（或其晶体材料）晶体谐振器，陶瓷谐振器，LC谐振器等。晶振与谐振振荡器有其共同的交集有源晶体谐振振荡器。石英晶片所以能做振荡电路（谐振）是基于它的压电效应，从物理学中知道，若在晶片的两个极板间加一电场，会使晶体产生机械变形；反之，若在极板间施加机械力，又会在相应的方向上产生电场，这种现象称为压电效应。如在极板间所加的是交变电压，就会产生机械变形振动，同时机械变形振动又会产生交变电场。一般来说，这种机械振动的振幅是比较小的，其振动频率则是很稳定的。但当外加交变电压的频率与晶片的固有频率（决定于晶片的尺寸）相等时，机械振动的幅度将急剧增加，这种现象称为压电谐振，因此石英晶体又称为石英晶体谐振器。其特点是频率稳定度很高。，为了抵消温度对晶振频率的影响，控zhidao制晶振的谐振电容随温度变化而变化，抵消温度晶体影响提高频率稳定性一般的恒温晶振可以做的比温补晶振精度更好。
ocxo晶振3、输出波形：有正弦波和方波两种。4、输出幅度：在接入额定负载的规定条件下，晶振输出的均方根值电压ocxo晶振5小时老化漂移=（3E-10/24）*5=0.63E-10所以保持指标达到1.5μS的小时=（（1.5*10E10/10E6）/（60*60））/（0.3+0.63）=4.5H即：使用2B晶振在不做算法优化下，时钟只能保持4.5个小时漂移在1.5μS以内。。5、频率温度特性：当环境温度在规定范围内按预定方式变化时，晶振的输出频率产生的相对变化特性6、压控线性度：指
压控晶振输出频率与压控电压曲线偏离线性的程度。
