2系统设计系统以FPGA作为控制器，芯片选用Altera公司的EP3C25E144C8，内部具有丰富的逻辑资源。开发平台是QuartusII集成开发环境，采用VetilogHDL语言对各功能模块进行逻辑描述，并完成了逻辑编译、逻辑化简、综合及优化、逻辑布局布线，并使用Modelsim、SignalnapII进行逻辑仿真，实现系统的设计要求，系统的原理框图所示。
晶振定制所谓恒温晶体振荡器简称“
恒温晶振”，主要是利用恒温槽使晶体振荡器中石英晶体谐振器的温度保持恒定，将由周围温度变化引起的振荡器输出频率变化量削减到最小的晶体振荡器晶振定制
电路中，为了得到交流信号，可以用RC、LC谐振电路取得，但这些电路的振荡频率并不稳定。在要求得到高稳定频率的电路中，必须使用石英晶体振荡电路。石英晶体具有高品质因数，振荡电路采用了恒温、稳压等方式以后，振荡频率稳定度可以达到10^（-9）至10^（-11）。广泛应用在通讯、时钟、手表、计算机……需要高稳定信号的场合。石英晶振不分正负极，外壳是地线，其两条不分正负二、晶振的使用晶振，在电气上它可以等效成一个电容和一个电阻并联再串联一个电容的二端网络，电工学上这个网络有两个谐振点，以频率的高低分其中较低的频率是串联谐振，较高的频率是并联谐振。由于晶体自身的特性致使这两个频率的距离相当的接近，在这个极窄的频率范围内，晶振等效为一个电感，所以只要晶振的两端并联上合适的电容它就会组成并联谐振电路。这个并联谐振电路加到一个负反馈电路中就可以构成正弦波振荡电路，由于晶振等效为电感的频率范围很窄，所以即使其他元件的参数变化很大，这个振荡器的频率也不会有很大的变化。晶振有一个重要的参数，那就是负载电容值，选择与负载电容值相等的并联电容，就可以得到晶振标称的谐振频率。。OCXO是由恒温槽控制电路和振荡器电路构成的。通常人们是利用热敏电阻"电桥"构成的差动串联放大器，来实现温度控制。恒温晶振具备低作用，快速启动，低电压工作，低电平驱动和低电流消耗已成为一个趋势。电源电压一般为3.3V。许多TCXO和VCXO产品，电流损耗不超过2mA。石英晶体振荡器的快速启动技术也取得突破性进展。晶振定制这些都是十分常见的影响精度的因素，必须考虑进去，但石英晶体振荡器厂商却只告诉客道户产品的精度是±20ppm
电路的基本结构相同，但有一些变化。晶体A没有加恒温电路，电源供电为5V,主振级使用4V的稳压电压。晶体B恒温到70度附近，电源供电为5V,主振级使用4V的稳压电压。晶体C恒温到90度附近，电源供电为12V,主振级使用8V的稳压电压。，事实上，实际应用环境中精度可能只能达到50ppm晶振定制。因此，客户需要回50ppm精度的时候，选择了20ppm的石英晶体振荡器是正确的。
晶振定制1.近端仍旧是电路的噪声在起主要作用，高Q值晶体的效果没有得到发挥。2.晶体的有载Q值比空载Q值下降很多，以至于各种晶体的有载Q值差别不大，所以相噪相差不大晶振定制输出幅度都在9dBm左右。测试相噪结果如下：要从理论上来解释这个结果，有些困难甚至有些牵强。不过我还是尝试一下。先看远端10KHz以外的相噪，晶体C最好，这或许是因为使用了较高的电源电压，因此输出信噪比较好。晶体A与B相比，A的远端相噪较好，这可能是基于以下2点：。总结来说，在低噪声晶振的设计中，电路是非常重要的环节，振荡电路应该要使晶体的有载Q值不致下降很多，并且电路附加的噪声要足够小。一般性的设计中，不必一味追求晶体的高Q值（对老化率有要求的除外），用低成本的晶体加上设计良好的电路（电路的成本也许只要几元钱）也能得到不错的相位噪声水平。
