一般的晶振振荡电路都是在一个反相放大器（注意是放大器不是反相器）的两端接入晶振，再有两个电容分别接到晶振的两端，每个电容的另一端再接到地，这两个电容串联的容量值就应该等于负载电容，请注意一般IC的引脚都有等效输入电容，这个不能忽略。一般的晶振的负载电容为15p或12.5p，如果再考虑元件引脚的等效输入电容，则两个22p的电容构成晶振的振荡电路就是比较好的选择。晶振是为电路提供频率基准的元器件，通常分成有源晶振和无源晶振两个大类，无源晶振需要芯片内部有振荡器，并且晶振的信号电压根据起振电路而定，允许不同的电压，但无源晶振通常信号质量和精度较差，需要精确匹配外围电路（电感、电容、电阻等），如需更换晶振时要同时更换外围的电路。有源晶振不需要芯片的内部振荡器，可以提供高精度的频率基准，信号质量也较无源晶振要好。
恒温晶振温补晶振，恒温晶振，
压控晶振，普通钟振，这些都是有源晶振，所以有源晶振肯定需要电源加入才能工作恒温晶振
2．3授时功能在许多现实的应用中需要毫秒、微秒、纳秒等这些更小的时间单位量，但是GPS接收机一般只能提供最小时间单位为秒的UTC时间，本系统在GPS基础上设计了授时功能。授时工作流程如图5所示，系统在FPGA中设计串口数据模块来接收GPs的SD01管脚发出的GPRMC格式数据，并将其存放在FPGA内部的双口RAM中，通过串口数据模块及数字鉴相器模块可以判断GPS接收机是否正常工作。若识别出准确的UTC时间和1PPS信号后，授时模块迅速从RAM中提取最新时间数据进行处理，得到初始时间值，当下一个1PPS上升沿到来后，系统在初值的基础上开始完全依靠高稳恒温晶振自行走时，并每隔5秒与准确的1PPS信号进行校对，如果发现本系统的时间与1PPS不同步，那么系统时间将会短暂停滞或快速跳进，达到与1PPS同步，保证时间信息输出的连续性与准确性；若GPS接收机非正常输出1PPS信号，则不进行校对，直到1PPS正常后再恢复校对功能。。恒温晶振，由于晶体振荡器的震荡频率会复随着温度的变化而变化，故为了保持频率的稳定性，将晶振控制在一个恒定的温度下工作以此来提高晶振的相频特性。2．1数字锁相环石英晶振的频率调整功能是靠数字锁相环(DPLL)实现的，同模拟锁相环类似，它属于闭环的控制系统，由鉴相器(PD)、环路滤波器(LPF)、D／A转换器、压控恒温晶振(OCXO)组成。系统启动后，在FPGA内部，数字鉴相器模块首先以GPS接收机输出的10kHz时钟信号作为基准源，对恒温晶振整形并经过分频后的10kHz信号进行快速鉴相，用恒温晶振倍频后的300MHz时钟对相位差进行量化，得到具体的超前或滞后数据，进而传递给环路滤波器模块，设置抖动门限参数，若相位超前或滞后量达到门限值，则迅速通过D／A转换器，对晶振的压控端电压进行相应调节。此方法可令晶振频率快速接近10MHz，但是恒温晶振频率的改变需有一定的响应时间，快速调整压控端的电压会产生过调现象，频率稳定度不佳。
恒温晶振影响时钟保持指标关键器件--晶振的重要指标保持模式下的漂移=晶振的日老化+晶振日波动+晶振温度漂移+电源特性漂移其中晶振日波动漂移是由于环境温度在24小时存在大约±2度的变化导致晶振温度补偿超前或滞后带来的频率变化，主要取决于晶振的温度特性。石英晶体振荡器与石英晶体谐振器都是提供稳定电路频率的一种电子器件。石英晶体振荡器是利用石英晶体的压电效应来起振，而石英晶体谐振器是利用石英晶体和内置IC共同作用来工作的。振荡器直接应用于电路中，谐振器工作时一般需要提供3.3V电压来维持工作。振荡器比谐振器多了一个重要技术参数：谐振电阻（RR），谐振器没有电阻要求。RR的大小直接影响电路的性能，因此这是各商家竞争的一个重要参数。
恒温晶振是技术昂贵,热模式复杂表2列出了目前国外各种晶振的最高水平。我国近几年在各地也出现了国外独资、合资晶体谐振器、振荡器和陶瓷滤波器生产企业恒温晶振,大大促进和提高了相应产品技术含量。因篇幅所限,组合晶振这里不再另述。2．2电路设计D／A芯片选用TI公司TLV5616，它是低功耗单片12位串行数模转换器，分辨率为4096，该芯片采用三线制(SCLK、SYNC、DIN)串行接口，SCLK方波信号为下降沿时，TLV5616读取DIN的电平信号，转化成相应的电压送往恒温晶振，用于晶振的微调，晶振频率调整硬件电路如图4所示。
