我们都知道晶振大致有两种-有源和无源，对于有源晶振通常都为四脚或四脚以上的脚位，内置起振芯片，是一个完整的振荡器，只要接通电源就可以起振，大类称之为主动元器件。而无源晶振则需要外接电容进行起振。有源晶振的频率输出一定要有某个波形作为输出载体，波形的输出也一定会伴随着某个负载值。在实际使用中，波形负载也是晶振的非常重要参数目标。挑选不妥的话，轻则导致晶振或别的模块作业不正常，功用无法完成，重则损坏模块甚至整机。cimake晶振引言：对时钟同步的保持模式如何达到一个更高的性价比是通信设备厂商遇到的一个普遍难题，为了能更清楚地解释这些问题，笔者撰文分析了各种不同等级的晶振产品对时钟保持模式的影响cimake晶振
双槽的热增益可作到10万倍以上。环境温度在-40℃~+75℃内变化时,晶体温度变化小于0.001℃。因此,振荡器的频率一温度性能已作到小于±5×10-11
恒温晶振引入了温度传感器,加热元件、热控制放大电路和恒温槽。。TD-SCDMA系统时钟指标TD-SCDMA基站的时间同步需求描述见技术规范3GPPTR25.836,要求提供NodeB的物理层（码、帧、时隙）同步，保证所有NodeB同时发送同时接收，相位精度为时钟电路构架上面大家知道了它的各个主成部分后，再来看看它的整个构架图PLL是Phase-LockedLoop的缩写，中文含意为锁相环。PLL基本上是一个闭环的反馈控制系统，它可以使PLL的输出可以与一个参考信号保持固定的相位关系。PLL一般由鉴相器、电荷放大器（ChargePump）、低通滤波器、压控振荡器、以及某种形式的输出转换器组成。为了使得PLL的输出频率是参考时钟的倍数关系，在PLL的反馈路径或（和）参考信号路径上还可以放置分频器。PLL的功能示意图如下图所示：
cimake晶振1、普通晶振（OCXO）普通晶振是一种没有温度控制和温度补偿装置的，频率温度特性基本上由所用石英晶体确定的振荡器假设晶振老化率为常数,式(210)变为：其中当|Bt|y(t)=C+ABt式(2-18)图2.4给出了典型的老化率数学模型。可以看出石英晶振的老化率可以为正数可以为负数,也可能会产生图中曲线y3(t)的情况。图2.5为铷原子频标的老化曲线,由于测试曲线的后半段存在参考和被测之间因漂移方向相同的现象,从而导致漂移问题不是很明显。。特点：直接反映所用石英晶体的性能；可工作频率范围通常为1KHz～250MHz;频率稳定度为10-4～10-5；一般用于本振源或中间信号。
cimake晶振由晶体SJT连接在A1的输入和输出端之间，用以提供反馈回路，在晶体的基频上产生振荡。这个简单又廉价的晶体振荡器由74LS04的两个门及外围元件组成，电路如图3所示：电阻R1和R2将两个反相器F1、F2偏置在线性范围内，并由晶体SJT提供反馈回路，其在晶体的基频上产生20MHz振荡频率，然后由反相器F3送至由74LS74构成的D型触发器进行分频cimake晶振问：我发现在使用晶振时会和它并一个电阻，一般1M以上，我把它去掉，板子仍可正常工作，请问这个电阻有什么用？可以不用吗？我有看到过不用的！不理解~答：这个电阻是反馈电阻，是为了保证反相器输入端的工作点电压在VDD/2，这样在振荡信号反馈在输入端时，能保证反相器工作在适当的工作区。虽然你去掉该电阻时，振荡电路仍工作了。但是如果从示波器看振荡波形就会不一致了，而且可能会造成振荡电路因工作点不合适而停振。所以千万不要省略此电阻。这个电阻是为了使本来为逻辑反相器的器件工作在线性区，以获得增益，在饱和区是没有增益的，而没有增益是无法振荡的。如果用芯片中的反相器来作振荡，必须外接这个电阻，对于CMOS而言可以是1M以上，对于TTL则比较复杂，视不同类型（S,LS…）而定。。若要进行二分频或四分频、八分频等，则需遵循2n分频规律（n为级数）。n=1，则21=2分频，即将20MHz经A1＝分频电路后，Q1输出10MHz；若四分频，n=2，则22=4分频，即将20MHz经A1、A2四分频电路后，Q2输出5MHz；若进行三分频，当f第三个脉冲过后，Q1=1，Q2=1，这时Q1ˉ=0，Q2ˉ=0，或非门HF1输出为1，至R端复位，将Q1、Q2复位为00，结果经A1、A2三分频后，Q2输出约6.7MHz；若需五分频，当计数为5时，Q1Q2Q3=101，即Q1ˉ=0，Q3ˉ=0，或非门HF2输出为1，将Q1、Q2、Q3复位为000，结果Q3输出4MHz频率。
